OP-AMP input offset voltage[실험]

※. OP-AMP Input off-set Voltage 실험

​

​오늘은 저번에 이론적으로만 설명 했던 Input offset Voltage에 대해서 실험을 해보려고 합니다.

​저번에 이론에서 그렸던 회로와 같이 OP-AMP를 회로를 구성합니다.

​

​

​

이 회로의 출력단을 멀티미터로 측정하게 되면

​약 4.22mV정도 나오내요.

즉 이말은 (1+R4/R3)+VIOS = 4.22mV라는 겁니다. -> VIOS = 4.22/(1+81.6KΩ/3.26KΩ)을 통하여 구하면 대략0.16mV정도 나옵니다.

이 OP-AMP는 0.16mV의 Off-set전압을 가진다는 뜻 입니다. 실제로 이 정도의 전압은 회로의 출력에 큰영향을 미치지는 않습니다. 하지만 소자들이 추가된다면 크게 달라집다.

​

이 회로의 출력단을 DMM으로 측정하면

​

약 2.59mV정도 나옵니다.

이2회로를 합치게 되면 

​

​

위와 같은 회로가 됩니다. 이론적인 계산 값으로 출력을 확인해보면

​(Vout +VIOS) X (1+R4/R3)

=(2.61+0.162) X (​1+81.6/3.26) = 72.675mV

의 예상치가 나옵니다.

​실제로 측정 해보니

72.19mV정도 나옵니다. 예상치와 거의 일치하는 것을 확인할 수 있었습니다.

​이 값은 회로가 커지면 커질 수록 커지고 온도에 따른 내부적 소자의 변화량에 따라서 출력에 영향을 끼칠 수가 있습니다.

​회로설계시 ON-OFF만 아닌 이러한 OFF-SET전압도 확인하면서 회로를 설계하시면 많은 도움이 될 것 같습니다.