RES CAP

오늘은 PSpice를 이용하여 회로를 분석해볼 예정입니다.

PSpice는 cadence사에서 지원하는 OR-CAD자체에 포함되어 있는 회로 Simulation입니다.

OR-CAD Capture에서 그린 회로도의 결과 값을 어느정도 파악할 수 있죠

실험 회로도 입니다.

일단 임의 적으로 회로도를 만들었습니다. 이 회로의 분석을 해볼 건데요

정리를 해보면 이렇습니다.

1. 0~10uA전류를 50ms까지 Ipulse입력을 이용하여 전류를 Sweep시킵니다.

2. 기본적인 반전증폭기 입니다. -R8/R7

3,4. 비반전 증폭기 1+R9/R10,1+R11/R12

​일단 전류가 0~10uA Sweep일 잘되 었는지 확인을해보면

50ms동안 0~10uA전류가 잘 Sweep이된걸 확인 할 수 있습니다.

각 단의 OP-AMP출력을 확인을 하게 되면

각단이 다단으로 증폭되는 것을 확인할 수 있습니다.

1단 = 0.3V, 2단 = 0.9V, 3단 = 2.7V 실제 회로도에서도 3배씩 증폭햇으니 값은 맞게 나왔네요 ^^

​이런식으로 PSpice를 이용하면 회로도에 동작 특성에 대해서 미리 결과 값 혹은 설계자가 입력을 어떻게 주느냐에 따라

향후 실측 값을 예상할 수 있습니다.

※NE555 1Khz 펄스 주파수 만들기​

​

오늘은 저번 시간에 이론으로 봤던 내용을 가지고 1khz 주파수를 만들도록 하겠습니다.

​먼저, 주파수를 만들기 전에 회로 설계를 하였습니다.

​

1. 설계 회로도

​

​원래 뒷 단에 회로가 더 있는데 그건 개인적인 회로라서 ㅎ 빼놓았습니다. 여기서 주의 하셔야 할 것은 1Khz를 만들기 위한 주파수 회로 실제 저항 값이 다를 수도 있다는 것 입니다.

​

​

​

​

위에 회로도는 NE555의 내부 회로도 입니다. TR만25개가 있습니다. 이 말은 즉 제품마다 특성의 편차가 TR25개 만큼 있다는 뜻이죠

또한, 외부 회로 구성시 C,R등의 편차도 생각해보면 오차가 크게나는 편이라고 생각합니다.

​실제로 제가 구성한 회로로 구성하면 900HZ가 나와야 정상이지만 거의 1KHZ가까이 나오거든요. 

빵판에 우선 회로를 구성하였습니다. 시간이 없어서 좀 대충하긴 했군요;;; 이렇게 한후 파형을 찍어 봤습니다.
 

​

이렇게 DC신호가 파형을 가진 신호가 되었네요 . ㅎ 여기서 NE555특성상 +Duty는 50%이하가 될 수 없습니다. 하지만 저는 ne555입력단에 NOT GATE를 달아서 신호를 반전 시켰답니다.^^ 작은 듀티를 원하시는 분들은 NOT GATE를 사용해보세요. 측정 값도 보여드릴게요.​

​

듀타 40%에 1KHZ주파수가 이렇게 만들어졌습니다. ​계산식을 이용해서 만들때 딱딱 안맞다고 화내시지 마시고 제품이나 회로마다 편차가 많으니 공식을 생각하면서 저항값과 C값을 바꿔 보세요. 그러면 원하는 주파수를 맞출 수 있습니다.

※NE555란?

​

​

​NE555는 타미머 역할을 포함한 IC칩입니다. 동작전압은 최소 4.5V에서 최대 16V까지 동작을합니다.

​

①​ 각 핀의 역할

​1. GND

2.​ Trigger단자로 입력이 1/3Vcc이하 일때, 출력상태를 변화("H")시킨다.

3. 출력단자(Out-put)

​4. Reset단자로 접지 시킬 경우, 출력은 무조건("L")상태를 유지한다.

5.​ 전압 제어 단자로 Vut = 2/3Vcc, Vlt = 1/3Vcc를 변화시킬 때 사용한다.

6. Treshold단자로 입력이 2/3Vcc이상일 때, 출력상태를 변화시킨다.

7. 방전 단자.

8. 전원공급 단자로​+5~18V까지 공급이 가능하며, 동작전류는 0.7mA/V이며, 소요전력은 600mW이다.

​

②​ 주파수 회로

​

1. 콘덴서 1㎌에 저항(300K + 570K)를 통해 충전할 동안 NE555핀3번에서는 "H"신호가 출력되고 C2가 R8 570K를 통해

   방전할 동안 은"L"신호가 출력이 된다.

2.

   1) F = 1.44/R1 + (R2 x 2) x c1 = (1.44/300k) + (570k x 2) x 0.1㎌ = 1HZ

   2) 귀찮으시면 F = 1/T를 이용하여

       T1 = 0.72 x (R1+R2) x C

       T2 =​ 0.72 x R2 x C

       T = T1 + T2하셔도 됩니다.(주파수로 다시 바꿔줘야 합니다.)

​

이러한 단자를 이용하여 주파수나 PWM파형을 만들 수가 있습니다. 다음 자료에 위와 같은 회로를 통하여 주파수를 만들 것입니다.​

※. OP-AMP Input off-set Voltage 실험

​

​오늘은 저번에 이론적으로만 설명 했던 Input offset Voltage에 대해서 실험을 해보려고 합니다.

​저번에 이론에서 그렸던 회로와 같이 OP-AMP를 회로를 구성합니다.

​

​

​

이 회로의 출력단을 멀티미터로 측정하게 되면

​약 4.22mV정도 나오내요.

즉 이말은 (1+R4/R3)+VIOS = 4.22mV라는 겁니다. -> VIOS = 4.22/(1+81.6KΩ/3.26KΩ)을 통하여 구하면 대략0.16mV정도 나옵니다.

이 OP-AMP는 0.16mV의 Off-set전압을 가진다는 뜻 입니다. 실제로 이 정도의 전압은 회로의 출력에 큰영향을 미치지는 않습니다. 하지만 소자들이 추가된다면 크게 달라집다.

​

이 회로의 출력단을 DMM으로 측정하면

​

약 2.59mV정도 나옵니다.

이2회로를 합치게 되면 

​

​

위와 같은 회로가 됩니다. 이론적인 계산 값으로 출력을 확인해보면

​(Vout +VIOS) X (1+R4/R3)

=(2.61+0.162) X (​1+81.6/3.26) = 72.675mV

의 예상치가 나옵니다.

​실제로 측정 해보니

72.19mV정도 나옵니다. 예상치와 거의 일치하는 것을 확인할 수 있었습니다.

​이 값은 회로가 커지면 커질 수록 커지고 온도에 따른 내부적 소자의 변화량에 따라서 출력에 영향을 끼칠 수가 있습니다.

​회로설계시 ON-OFF만 아닌 이러한 OFF-SET전압도 확인하면서 회로를 설계하시면 많은 도움이 될 것 같습니다.

※. OP-AMP Input off-set Voltage란?

일반적으로 회로 설계를 하면서 자주사용 하는 OP-AMP는 다들 아시겠지만 기본적으로 비교기, 회로출력단 비반전, 반전 증폭으로 사용됩니다.

하지만 이상적인 OP-AMP는 입력이 없으면 출력은 0이여야 하지만 실제로는 그렇지 않습니다. OP-AMP내부 회로는 여러가지TR, R과 같은 각종 부품들이 들어가 있기 때문에 약간의 오차가 발생할 수 있다는 것 입니다. 아래에는 제가 시험하고자 하는 제품 3개의 사양서에 명시 되어있는 Vios입니다.

LM358 =>2~7mV, SN358 => 2~7mV, OP27G =>0.03~0.1mV정도 되는 것을 확인 할 수 있었습니다. 고작 몇 mV밖에 안되지만 이 전압이 증폭이 되고 입력에 다른 회로들로 인한 OFF-Set전압에 의해서 큰 영향을 미칠 수도 있습니다.

그렇다면 이 3가지 제품의 OFF-SET 전압을 측정 해보겠습니다.

실험 방법은 아래의 그림과 같이 비반전 증폭기를 설계 후 공식을 이용하여 off-set전압을 측정하는 방법 입니다.

 (1 +R1/R2) x Vin = Vout

Vin = Input off-set(VIOS)

다음 자료에 실험을 통하여 off-set전압에 대해서 알아보도록 하겠습니다.